 |
CycloneII EP2C5T144 FPGA(5064个D触发器、两个锁相环，约20万门、11万RAM bit |
|
 |
与KX_7C5TP板功能配置基本相同，但删去了KX_7C5TP板左右两边的接口，增加一液晶屏。 |
|
 |
KX_7C5H型电子设计竞赛开发培训板配置配置和功能与KX-7C5P类同，但结构上为分离式，特别适合于用作竞赛作品板，直接参加评审，符合竞赛最小系统规则 |
|
 |
☆配置工业级全兼容8051核，实现SOC系统设计，CPU主频高达250MHz，速度是普通51单片机的20倍！可完成部分DSP处理，还配DDS函数信号发生器IP核（作开发工具或测试）。 |
|
 |
☆配置工业级全兼容8051核，实现SOC系统设计，CPU主频高达250MHz，速度是普通51单片机的20倍！可完成部分DSP处理，还配DDS函数信号发生器IP核（作开发工具或测试）。 |
|
 |
FPGA EP2C5T144：20万门、5064个D触发器、2锁相环（可倍频至400MHz）、11万RAM bit |
|
 |
CycloneII EP3C5E144FPGA(25万门、两个锁相环 |
|
 |
双路10位超高速DAC，转换速率180MHz以上，双路电流/电压转换运放 |
|
 |
配置功能与KX_7C5TP基本相同，FPGA是CycloneIII EP3C10E,资源丰富，所以也配8088/8086 CPU及系统核。 |
|
 |
ESDM-1型综合电子系统设计实验箱由主板和14种功能模块组成。14种功能模块分MCU、FPGA、高速数模转换、高速模数转换、CAN现场总线接口、模拟电路、DDS信号产生、电机驱动、大容量存储器等多种类型，可提供电子系统设计所需要的基本模块。图1为实验箱实物图，图2为实验箱配套教材和使用手册。 |
|
| 共204条记录 页次：14/21 每页：10条记录 9 3 [9][10][11][12][13] 14 [15][16][17][18][19] : : |
